台积电等研发单层 MoS2 顶栅晶体管,后硅时代材料路线升温

导语:当芯片制程继续逼近物理边界,寻找硅之外的新材料已不再只是学术议题 。台积电与阳明交通大学团队研发出高性能单层二硫化钼(MoS2) 顶栅极晶体管, 相关成果已发表于《自然 - 电子学》, 为后硅时代的晶体管路线提供了新的研究样本。

📌 硅基微缩面临更高门槛

过去多年,半导体性能提升主要依赖晶体管持续缩小。但进入更先进节点后, 传统硅基器件在功耗、漏电与短沟道效应等方面承受更大压力。尤其当产业讨论迈向 1 纳米以下尺度时, 仅靠既有材料体系延续摩尔定律, 难度正在明显增加。

因此, 二维半导体成为全球研究机构与芯片厂商关注的方向。其厚度可低至原子级, 有望在极小尺寸下保持较好的沟道控制能力, 为更小、更低功耗的器件提供可能。

🔍 单层 MoS2 顶栅晶体管是此次重点

此次公开进展的核心,是台积电联合阳明交通大学团队完成高性能单层二硫化钼顶栅极晶体管研发。单层 MoS2 指材料厚度处于单分子层级, 顶栅结构则用于调控晶体管沟道电流, 是先进器件研究中的重要设计之一。

需要注意的是,这一成果代表的是材料与器件层面的研究进展, 并不等同于相关技术已经进入量产。它更重要的意义, 在于验证二维半导体用于未来晶体管结构的可行方向, 为后续工艺开发积累依据。

💡 为什么二硫化钼受到关注

二硫化钼是较受重视的二维半导体材料之一。与传统硅材料相比, 它在极薄状态下仍具备半导体特性, 因此被视为可能支撑超短沟道晶体管的候选材料。业界也预计,MoS2 有机会在约 1 纳米以下的 0.7 纳米、A7 制程或 CFET 时代被正式引入。

• 尺寸潜力:原子级厚度有助于器件继续缩小。
• 功耗想象:更强沟道控制有望改善漏电问题。
• 结构适配:可与未来 CFET 等新型晶体管概念结合研究。
• 产业关注:设备与材料环节已开始提前布局。

📊 设备厂商也在布局新材料工艺

二维半导体若要走出实验室,需要沉积、刻蚀、量测、图形化以及接触电阻控制等环节协同成熟。公开信息显示, 应用材料、ASML、爱思强、ASM International、泛林集团等半导体设备企业, 均在投入与二硫化钼相关的设备和工艺需求。

🚀 总结: 后硅时代仍需长期验证

从手机、电脑到未来 AI 设备,市场对更快运算与更低功耗芯片的需求仍在增加, 二维半导体因此获得更多产业想象空间。不过, 材料性能、制造一致性、成本与量产良率仍需要持续验证。