共计 1567 个字符，预计需要花费 4 分钟才能阅读完成。
在近日于美国旧金山举行的 Advancing AI 2026 大会上,AMD 首席执行官苏姿丰亲自揭开了下一代 AI 加速器 Instinct MI455X 的神秘面纱。这款芯片不仅采用了台积电最先进的 2nm 环绕栅极工艺, 还集成了惊人的 3200 亿个晶体管, 在算力、内存和架构设计上均实现了跨越式升级, 被视为 AMD 在 AI 算力市场挑战英伟达霸主地位的关键产品。
📌 工艺与封装:2nm 芯粒 + 先进堆叠
MI455X 基于 AMD 的 chiplet 架构, 内部包含 4 个加速器复合芯粒 (XCD), 这些 XCD 通过混合键合技术直接堆叠在 Fabric 与缓存芯粒(FCD) 之上。两个 FCD 则采用台积电的 CoWoS-L 封装技术, 并连接了 6 个 HBM4 内存堆叠和 2 个 I/O Die。
值得一提的是,AMD 在 XCD 上使用了台积电的 2N GAA(环绕栅极) 工艺, 以最大化能效比; 而 FCD 和 I/O Die 则采用成熟的 N3P 工艺制造。这种异构工艺策略兼顾了性能与成本, 也体现了 AMD 在先进封装领域的深厚积累。
🔍 CDNA 5 架构: 从计算单元到工作组处理器
MI455X 搭载了全新的 CDNA 5 架构,AMD 对其进行了深度重构。最显著的变化是,AMD 将加速器复杂芯片的基本构建单元从“计算单元”更名为“工作组处理器”(WGP), 数量维持在 256 个, 与前代 MI355X 持平。
架构的另一项关键调整是波前宽度从 64 位缩减至 32 位。AMD 表示, 这一改动有助于改善指令延迟和寄存器压力, 并提升与不同 AI tensor tile 交互的灵活性。此外, 片上缓存层级也经历了重大变革:AMD 放弃了前代的大容量无限缓存, 转而采用每 FCD 96MB、总计 192MB 的共享 L2 缓存, 以适配新的数据流模式。
💡 性能飞跃:MXFP4 算力达 40 PFLOPS
在计算性能方面,MI455X 的理论峰值算力实现了大幅提升。针对低精度推理格式, 其 OCP MXFP4 性能高达 40.26 PFLOPS, 理论上比前代 MI355X 快 4 倍。与英伟达即将推出的 Rubin 架构相比,MI455X 在多个精度下也展现出竞争力:
- OCP MXFP4:MI455X 为 40.26 PF, 英伟达 Rubin 未公布此项数据。
- OCP MXFP6:MI455X 为 20.13 PF,Rubin 为 17.5 PF。
- Matrix FP16/BF16:MI455X 为 5.03 PF,Rubin 为 4 PF。
- Vector FP32:MI455X 为 315 TF,Rubin 为 130 TF。
📊 内存优势:432GB HBM4 与 23.3 TB/s 带宽
内存系统是 MI455X 的一大亮点。该加速器总计配备 12 堆栈 HBM4, 提供 432GB 容量与 23.3 TB/s 带宽, 远超英伟达初代 Rubin GPU 的 288GB HBM4 和最高 22 TB/s 带宽。在 72-GPU 的 Helios 机架规模下,AMD 方案可聚合 31.1 TB 显存, 较英伟达 Vera Rubin 的 20.7 TB 总容量高出 50%。
🚀 Helios 机架: 统一相干域对标 NVL72
全新 Helios 机架级架构首次将 72 个 MI455X GPU 的显存整合进一个统一的相干域, 这是 AMD 对标英伟达 NVL72 的关键一步。结合 CDNA 5 中改进的张量数据搬运单元与新增的多播读取支持,AMD 专注于提升芯片数据移动效率, 从而在大规模训练和推理场景中发挥集群优势。
🧭 行业观察:AMD 的 AI 野心与竞争格局
从 MI455X 的规格来看 ,AMD 显然在 AI 加速器领域投入了巨大资源, 试图在性能、内存和集群互联上全面对标甚至超越英伟达。尤其是 432GB HBM4 和 40 PFLOPS 的 MXFP4 算力, 对于大模型训练和推理而言极具吸引力。不过, 英伟达在软件生态(CUDA) 和市场份额上依然占据主导,AMD 能否凭借硬件优势撬动客户, 还需观察其 ROCm 软件栈的成熟度与生态支持。
